日本大胆无码视频,日本少妇成熟免费视频,日本午夜高清无码视频

        <th id="b5vmr"></th>
          <big id="b5vmr"><nobr id="b5vmr"></nobr></big>
          <big id="b5vmr"></big>

          凡億PCB打樣基于DSP的高速PCB抗干擾設計

          time : 2019-04-12 14:42       作者:凡億pcb

          pcb打樣廠家(凡億PCB)作為專業的pcb打樣制造商,專注于PCB打樣和PCB線路板的生產制造。今天就讓凡億PCB,SMT貼片加工,凡億PCB在線下單,電路板打樣,線路板打樣,PCB板,電路板廠,PCB設計,線路板廠帶大家一起了解一下pcb打樣之基于DSP的高速PCB抗干擾設計.
          PCB打樣
           pcb打樣1 DSP系統的干擾產生分析為了做出一個穩定可靠的DSP系統,必須從各個方面來消除干擾,即使不能完全消除,也要盡量減少到最小。對于DSP系統而言,主要干擾來自于以下幾個方面:①輸入輸出通道干擾。指干擾通過前向通道和后向通道進入系統,如DSP系統的數據采集環節,干擾通過傳感器迭加到信號上,使數據采集的誤差增大。在輸出環節,干擾可以將輸出的數據誤差增大,甚至完全錯誤,造成系統崩潰?梢院侠砝霉怦钇骷䴗p小輸入輸出通道干擾,對于傳感器和DSP主系統的干擾可利用電氣隔離來陽檔千擾講入。②電源系統的干擾。整個DSP系統的主要干擾源。電源在向系統提供電能的同時也將其噪聲加到供電的電源上,必須在電源芯片電路設計時對電源線進行退耦。③空間輻射耦合干擾。經過輻射的耦合通常稱為串擾。串擾發生在電流流經導線時產生的電磁場,而電磁場在鄰近的導線中感應瞬態電流,造成臨近的信號失真,甚至錯誤。串擾的強度取決于器件、導線的幾何尺寸及相隔距離。在DSP布線時,信號線間距越大,距離地線越近,就越可以有效地減小串擾!2  針對產生干擾的原因設計PCB下面給出如何在DSP系統的PCB制作過程中減小各種干擾的方法。
          pcb打樣 多層板的層疊式設計DSP高速數字電路中,為了提高信號質量,降低布線難度,增加系統的EMC,一般采用多層板的層疊式設計。層疊式設計可以提供最短的回流路徑,減小耦合面積,抑制差模干擾。在層疊式設計中,分配專門的電源層和地層,并且地層和電源層緊耦合對抑制共模干擾有好處(利用相鄰的平面降低電源平面交流阻抗)。以圖1所示的4層板為例來說明層疊式的設計方案。采用這種4層PCB設計的結構有很多優點。在頂層(top層)下面有一層電源層,元器件的電源引腳可以直接接到電源,不用穿過地平面。關鍵的信號選布在底層(bottorn層),使重要的信號走線空間更大,器件盡量放在同一層面上。若沒有必要,不要做2層零件的板子,這樣會增加裝配時間和裝配復雜度。如top層,只有當top層組件過密時,才將高度有限并且發熱量小的器件,像退耦電容(貼片)放在bottom層。對于DSP系統可能有大量的線要布,采用層疊式設計,可以在內層走線。如果按照傳統的通孔會浪費很多寶貴的走線空間,可以利用盲埋孔(blind/buried via)來增加走線面積。
          pcb打樣布局設計為了使DSP系統獲得最佳性能,元器件的布局是非常重要的。首先放置DSP、Flash、SRAM和CPLD器件,這耍慎重考慮走線空間,然后按功能獨立原則放置其他IC,最后考慮I/O口的放置。結合以上布局再考慮PCB的尺寸:若尺寸過大,會使印制線條太長,阻抗增加,抗噪聲能力下降,制板費用也會增加;如果PCB太小,則散熱不好,而且空間有限,鄰近的線條容易受到干擾。所以要根據實際需要選擇器件,結合走線空間,大體上算出PCB的大小。在對DSP系統布局時,以下器件的擺放位置要特別注意。
          (1) 高速信號布局在整個DSP系統中,DSP與Flash、SRAM之間是主要的高速數字信號線,所以器件之間的距離要盡量近,其連線盡可能短,并且直接連接。因此,為了減小傳輸線對信號質量的影響,高速信號走線應盡量短。還要考慮到很多速度達到幾百MHz的DSP芯片,需要做蛇型繞線(delay tune)。這在下面布線中將重點闡述。
          (2) 數模器件布局在DSP系統中大多不是單一的功能電路,大量應用了CM0S的數字器件和數字模擬混合器件,所以要將數/模分開布局。模擬信號器件盡量集中,使模擬地能夠在整個數字地中間畫出一個獨立的屬于模擬信號的區域,避免數字信號對模擬信號的干擾。對于一些數;旌掀骷,如D/A轉換器,傳統上將其看作模擬器件,把它放在模擬地上,并且給其提供一個數字回路,讓數字噪聲反饋回信號源,減小數字噪聲對模擬地的影響。
          (3) 時鐘的布局對于時鐘、片選和總線信號,應盡量遠離I/O線和接插件。DSP系統的時鐘輸入,很容易受到干擾,對它的處理非常關鍵。要始終保證時鐘產生器盡量靠近DSP芯片,使時鐘線盡量短。時鐘晶體振蕩器的外殼最好接地。
          (4)退耦布局為了減小集成電路芯片電源上的電壓瞬時過沖,對集成電路芯片加退耦電容,這樣可以有效地去除電源上毛刺的影響,并減少在PCB上的電源環路反射。加退耦電容可以旁路掉集成電路器件的高頻噪聲,還可以作為儲能電容,提供和吸收集成電路開關門瞬間的充放電能。
              pcb打樣在DSP系統中,對各個集成電路安放退耦電容,像DSP、SRAM、Flash等,在芯片的每個電源和地之間添加,而且要特別注意,退耦電容要盡量靠近電源提供端(source)和IC的零件腳(pin)。保證從電源提供端(sotlrce端)和進入IC的電流的純凈,并且盡量能讓噪音的路徑縮短。如圖2所示,處理電容時,使用大的過孔或多個過孔,且過孔到電容間的連線應盡量短、粗。2個過孔距離遠時,因為路徑太大,不好;最好的就是退耦電容的2個過孔越近越好,可以使噪聲以最短路徑到地。 
          pcb打樣廠家(凡億PCB)專注pcb打樣研發制造10年。交期短,服務好,品質優。怎么樣?你是否對pcb打樣之基于DSP的高速PCB抗干擾設計有了一定的了解了呢!點滴學習匯聚成海哦!